2021-01-29から1日間の記事一覧

効率的な Verilog HDL のコーディング手法

Logic_Design

本記事では、効率的な Verilog HDL のコーディング手法を、具体的なパーツ毎にルールを紹介します。パーツ： FF、MUX、算術演算、シフタ、ビット拡張、アライナ、デコーダ、シーケンサ等。