Verilator は、Verilog HDL をサイクルベースで論理シミュレーションする無償の設計ツールです。一般的なイベント ドリブン方式と比べ高速ですが、特有の制約事項もあります。Verilog と C++ 記述のテストベンチの具体例を WSL 上で実行して解説し、結果を I…

Microsoft Clarity にログが残っている、「.../render2?id=GTM-...」への URL アクセスとは何か、また Clarity への記録を防止策を調べた備忘録です。残念ながら解決には至って居ません。

はてなブログで Google Search Console を使用する場合の設定について、ファイルは自サイトの物を全て目視確認、資料は全て Google とはてなの公式のみ参照して確認しました。 結果、「sitemap_index.xml」と「feed」を送信して成功しました。